在电子系统设计中，为了少走弯路和节省时间，应充分考虑并满足抗干扰性 的要求，避免在设计完成后再去进行抗干扰的补救措施。形成干扰的基本要素有三个：
（1）干扰源，指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt， di/dt大的地方就是干扰源。如：雷电、继电器、可控硅、电机、高频时钟等都可 能成为干扰源。
（2）传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传 播路径是通过导线的传导和空间的辐射。
（3）敏感器件，指容易被干扰的。如：A/D、D/A变换器，单片机，数字IC， 弱信号放大器等。
抗干扰设计的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的 抗干扰性能。（类似于传染病的预防）
1、抑制干扰源 _
抑制干扰源就是尽可能的减小干扰源的du/dt，di/dt。这是抗干扰设计中最优 先考虑和最重要的原则，常常会起到事半功倍的效果。 减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。减小干扰源的 di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。
抑制干扰源的常用措施如下：
（1）继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加 续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可 动作更多的次数。
（2）在继电器接点两端并接火花抑制电路（一般是RC串联电路，电阻一般选几K 到几十K，电容选0.01uF），减小电火花影响。
（3）给电机加滤波电路，注意电容、电感引线要尽量短。
（4）电路板上每个IC要并接一个0.01μF～0.1μF高频电容，以减小IC对电源的 影响。注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电 容的等效串联电阻，会影响滤波效果。
（5）布线时避免90度折线，减少高频噪声发射。
（6）可控硅两端并接RC抑制电路，减小可控硅产生的噪声（这个噪声严重时可能 会把可控硅击穿的）。
2、按干扰的传播路径可分为传导干扰和辐射干扰两类。
所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声和 有用信号的频带不同，可以通过在导线上增加滤波器的方法切断高频干扰 噪声的传播，有时也可加隔离光耦来解决。电源噪声的危害最大，要特别 注意处理。所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。一般 的解决方法是增加干扰源与敏感器件的距离，用地线把它们隔离和在敏感 器件上加 蔽罩。
切断干扰传播路径的常用措施如下：
（1）充分考虑电源对单片机的影响。电源做得好，整个电路的抗干扰就 解决了一大半。许多单片机对电源噪声很敏感,要给单片机电源加滤波电路 或稳压器，以减小电源噪声对单片机的干扰。比如，可以利用磁珠和电容 组成π形滤波电路，当然条件要求不高时也可用100Ω电阻代替磁珠。
（2）如果单片机的I/O口用来控制电机等噪声器件，在I/O口与噪声源之 间应加隔离（增加π形滤波电路）。 控制电机等噪声器件，在I/O口与噪声源之 间应加隔离（增加π形滤波电路）。
（3）注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离 起来，晶振外壳接地并固定。此措施可解决许多疑难问题。
（4）电路板合理分区，如强、弱信号，数字、模拟信号。尽可能把干扰源（如电机，继电器）与敏感元件（如单片机）远离。
（5）用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一 点接于电源地。A/D、D/A芯片布线也以此为原则，厂家分配A/D、D/A芯片 引脚排列时已考虑此要求。
（6）单片机和大功率器件的地线要单独接地，以减小相互干扰。 大功率 器件尽可能放在电路板边缘。
（7）在单片机I/O口，电源线，电路板连接线等关键地方使用抗干扰元件 如磁珠、磁环、电源滤波器，屏蔽罩，可显著提高电路的抗干扰性能。
3、提高敏感器件的抗干扰性能
提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声 的拾取，以及从不正常状态尽快恢复的方法。
提高敏感器件抗干扰性能的常用措施如下：
（1）布线时尽量减少回路环的面积，以降低感应噪声。
（2）布线时，电源线和地线要尽量粗。除减小压降外，更重要的是降低耦 合噪声。
（3）对于单片机闲置的I/O口，不要悬空，要接地或接电源。其它IC的闲置 端在不改变系统逻辑的情况下接地或接电源。
（4）对单片机使用电源监控及看门狗电路，如：IMP809，IMP706，IMP813， X25043，X25045等，可大幅度提高整个电路的抗干扰性能。
（5）在速度能满足要求的前提下，尽量降低单片机的晶振和选用低速数字 电路。
（6）IC器件尽量直接焊在电路板上，少用IC座。
（1）干扰源，指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt， di/dt大的地方就是干扰源。如：雷电、继电器、可控硅、电机、高频时钟等都可 能成为干扰源。
（2）传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传 播路径是通过导线的传导和空间的辐射。
（3）敏感器件，指容易被干扰的。如：A/D、D/A变换器，单片机，数字IC， 弱信号放大器等。
抗干扰设计的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的 抗干扰性能。（类似于传染病的预防）
1、抑制干扰源 _
抑制干扰源就是尽可能的减小干扰源的du/dt，di/dt。这是抗干扰设计中最优 先考虑和最重要的原则，常常会起到事半功倍的效果。 减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。减小干扰源的 di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。
抑制干扰源的常用措施如下：
（1）继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加 续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可 动作更多的次数。
（2）在继电器接点两端并接火花抑制电路（一般是RC串联电路，电阻一般选几K 到几十K，电容选0.01uF），减小电火花影响。
（3）给电机加滤波电路，注意电容、电感引线要尽量短。
（4）电路板上每个IC要并接一个0.01μF～0.1μF高频电容，以减小IC对电源的 影响。注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电 容的等效串联电阻，会影响滤波效果。
（5）布线时避免90度折线，减少高频噪声发射。
（6）可控硅两端并接RC抑制电路，减小可控硅产生的噪声（这个噪声严重时可能 会把可控硅击穿的）。
2、按干扰的传播路径可分为传导干扰和辐射干扰两类。
所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声和 有用信号的频带不同，可以通过在导线上增加滤波器的方法切断高频干扰 噪声的传播，有时也可加隔离光耦来解决。电源噪声的危害最大，要特别 注意处理。所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。一般 的解决方法是增加干扰源与敏感器件的距离，用地线把它们隔离和在敏感 器件上加 蔽罩。
切断干扰传播路径的常用措施如下：
（1）充分考虑电源对单片机的影响。电源做得好，整个电路的抗干扰就 解决了一大半。许多单片机对电源噪声很敏感,要给单片机电源加滤波电路 或稳压器，以减小电源噪声对单片机的干扰。比如，可以利用磁珠和电容 组成π形滤波电路，当然条件要求不高时也可用100Ω电阻代替磁珠。
（2）如果单片机的I/O口用来控制电机等噪声器件，在I/O口与噪声源之 间应加隔离（增加π形滤波电路）。 控制电机等噪声器件，在I/O口与噪声源之 间应加隔离（增加π形滤波电路）。
（3）注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离 起来，晶振外壳接地并固定。此措施可解决许多疑难问题。
（4）电路板合理分区，如强、弱信号，数字、模拟信号。尽可能把干扰源（如电机，继电器）与敏感元件（如单片机）远离。
（5）用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一 点接于电源地。A/D、D/A芯片布线也以此为原则，厂家分配A/D、D/A芯片 引脚排列时已考虑此要求。
（6）单片机和大功率器件的地线要单独接地，以减小相互干扰。 大功率 器件尽可能放在电路板边缘。
（7）在单片机I/O口，电源线，电路板连接线等关键地方使用抗干扰元件 如磁珠、磁环、电源滤波器，屏蔽罩，可显著提高电路的抗干扰性能。
3、提高敏感器件的抗干扰性能
提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声 的拾取，以及从不正常状态尽快恢复的方法。
提高敏感器件抗干扰性能的常用措施如下：
（1）布线时尽量减少回路环的面积，以降低感应噪声。
（2）布线时，电源线和地线要尽量粗。除减小压降外，更重要的是降低耦 合噪声。
（3）对于单片机闲置的I/O口，不要悬空，要接地或接电源。其它IC的闲置 端在不改变系统逻辑的情况下接地或接电源。
（4）对单片机使用电源监控及看门狗电路，如：IMP809，IMP706，IMP813， X25043，X25045等，可大幅度提高整个电路的抗干扰性能。
（5）在速度能满足要求的前提下，尽量降低单片机的晶振和选用低速数字 电路。
（6）IC器件尽量直接焊在电路板上，少用IC座。
混合信号电路PCB 的设计很难，零件的布局，布线以及电源和地线的处理将影响到电路性能和电磁相容性能。本文介绍的地和电源的分区设计能最佳化混合信号电路的性能。
如何降低数字信号和模拟信号的相互干扰呢?在设计之前必须了解电磁相容 (EMC) 的两个基本原则：第一个原则是尽可能降低电流回路的面积；第二个原则是系统只采取一个参考面。相反如果系统存在两个参考面，就有可能形成一个偶极天线 (注：小型偶极天线的辐射大小与线的长度，流过电流的大小的频率成正比)；而如果信号不能由尽可能小的环路返回，就有可能形成一个大的环状天线 (注：大型环状天线的辐射大小与环路面积，流过环路的电流大小及频率的平方成正比)。在设计中要尽可能避免这两种情况。
有人建议将混合信号电路板上的数字地和模拟地分开，这样能实现数字地与模拟地之间的隔离。尽管这种方法可行，但是存在很多潜在的问题，在复杂的大系统中问题尤其突出。一旦跨越分割间隙布线，电磁辐射和信号串扰会急剧增加。在PCB 设计中最常见的问题就是信号线跨越分割地或电源而产生EMI 问题。
如 图1 所示，我们采用上述分割方法，而且信号线跨越了两地间的间隙，信号返回的路径是什么呢?假定被分割的两个地在某处连在一起(通常情况下是在某个位置单点连接)，在这种情况下，地电流将形成一个大的环路。流经大环路的高频电流会产生辐射和很高的地电感，如果流过环路的是低电平模拟电流，该电流很容易受到外部信号干扰。最糟糕的是当把分割地在电源处连接在一起时，将形成一个非常大的电流环路。另外，模拟地和数字地由一个长导线连接在一起会构成偶极天线。
了解电流回流到地的路径和方式是最佳化混合信号电路板设计的关键。许多设计工程师仅仅考虑信号流从何处流过，而忽略了电流的具体的路径。如果必须对地线层进行分割，而且必须由分割之间的间隙布线，可以先在被分割的地之间进行单点连接，形成两个地之间的连接桥，然后由该连接桥布线。这样，在每一个信号线的下方都能够提供一个直接的电流回流路径，从而使形成的环路面积很小。
采用光隔离元件或变压器也能实现信号跨越分割间隙。对于前者，跨越分割间隙的是光信号；在采用变压器的情况下，跨越分割间隙的是磁场。还有一种可行的方法是采用差分信号：信号从一条线流入从另一条信号线返回，这种情况下，不需要地作为回流路径。
要深入探讨数字信号对模拟信号的干扰必须先了解高频电流的特性。高频电流总是选择阻抗最小(电感最低)，直接位于信号下方的路径，因此返回电流会流过邻近的电路层，而无论这个邻近层是电源层还是地线层。
在实际工作中一般使用统一地，而将PCB 分区为模拟信号部分和数字信号部分。模拟信号在电路板所有层的模拟区内布线，而数字信号在数字电路区内布线。在这种情况下，数字信号返回电流不会流入到模拟信号的地方。只有将数字信号布在电路板的模拟信号部分或者将模拟信号布线在数字信号部分上时，才会出现数字信号对模拟信号的干扰。出现这种问题并不是因为没有分割地，真正的原因是数字信号的布线不适当。
PCB 设计采用统一地，由数字电路和模拟电路分区以及合适的信号布线，通常可以解决一些比较困难的布局布线问题，同时也不会产生因地分割带来的一些潜在的麻烦。在这种情况下，零件的布局的分区就成为决定设计优劣的关键。如果零件布局布线合理，数字地电流将限制在电路板的数字部分，不会干扰模拟信号。对于这样的布线必须仔细检查和核对，要保证百分之百遵守布线规则。否则，一条信号线走线不当就会破坏一个设计优良的电路板。
如何降低数字信号和模拟信号的相互干扰呢?在设计之前必须了解电磁相容 (EMC) 的两个基本原则：第一个原则是尽可能降低电流回路的面积；第二个原则是系统只采取一个参考面。相反如果系统存在两个参考面，就有可能形成一个偶极天线 (注：小型偶极天线的辐射大小与线的长度，流过电流的大小的频率成正比)；而如果信号不能由尽可能小的环路返回，就有可能形成一个大的环状天线 (注：大型环状天线的辐射大小与环路面积，流过环路的电流大小及频率的平方成正比)。在设计中要尽可能避免这两种情况。
有人建议将混合信号电路板上的数字地和模拟地分开，这样能实现数字地与模拟地之间的隔离。尽管这种方法可行，但是存在很多潜在的问题，在复杂的大系统中问题尤其突出。一旦跨越分割间隙布线，电磁辐射和信号串扰会急剧增加。在PCB 设计中最常见的问题就是信号线跨越分割地或电源而产生EMI 问题。
如 图1 所示，我们采用上述分割方法，而且信号线跨越了两地间的间隙，信号返回的路径是什么呢?假定被分割的两个地在某处连在一起(通常情况下是在某个位置单点连接)，在这种情况下，地电流将形成一个大的环路。流经大环路的高频电流会产生辐射和很高的地电感，如果流过环路的是低电平模拟电流，该电流很容易受到外部信号干扰。最糟糕的是当把分割地在电源处连接在一起时，将形成一个非常大的电流环路。另外，模拟地和数字地由一个长导线连接在一起会构成偶极天线。
了解电流回流到地的路径和方式是最佳化混合信号电路板设计的关键。许多设计工程师仅仅考虑信号流从何处流过，而忽略了电流的具体的路径。如果必须对地线层进行分割，而且必须由分割之间的间隙布线，可以先在被分割的地之间进行单点连接，形成两个地之间的连接桥，然后由该连接桥布线。这样，在每一个信号线的下方都能够提供一个直接的电流回流路径，从而使形成的环路面积很小。
采用光隔离元件或变压器也能实现信号跨越分割间隙。对于前者，跨越分割间隙的是光信号；在采用变压器的情况下，跨越分割间隙的是磁场。还有一种可行的方法是采用差分信号：信号从一条线流入从另一条信号线返回，这种情况下，不需要地作为回流路径。
要深入探讨数字信号对模拟信号的干扰必须先了解高频电流的特性。高频电流总是选择阻抗最小(电感最低)，直接位于信号下方的路径，因此返回电流会流过邻近的电路层，而无论这个邻近层是电源层还是地线层。
在实际工作中一般使用统一地，而将PCB 分区为模拟信号部分和数字信号部分。模拟信号在电路板所有层的模拟区内布线，而数字信号在数字电路区内布线。在这种情况下，数字信号返回电流不会流入到模拟信号的地方。只有将数字信号布在电路板的模拟信号部分或者将模拟信号布线在数字信号部分上时，才会出现数字信号对模拟信号的干扰。出现这种问题并不是因为没有分割地，真正的原因是数字信号的布线不适当。
PCB 设计采用统一地，由数字电路和模拟电路分区以及合适的信号布线，通常可以解决一些比较困难的布局布线问题，同时也不会产生因地分割带来的一些潜在的麻烦。在这种情况下，零件的布局的分区就成为决定设计优劣的关键。如果零件布局布线合理，数字地电流将限制在电路板的数字部分，不会干扰模拟信号。对于这样的布线必须仔细检查和核对，要保证百分之百遵守布线规则。否则，一条信号线走线不当就会破坏一个设计优良的电路板。
数字器件正朝着高速、低耗、小体积、高抗干扰性的方向发展,这一发展趋势对印刷电路板的设计提出了很多新要求。
(1)高频电路往往集成度较高,布线密度大,采用多层板既是布线所必须的,也是降低干扰的有效手段。
合理选择层数能大幅度降低印板尺寸,能充分利用中间层来设置屏蔽,能更好地实现就近接地,能有效地降低寄生电感,能有效缩短信号的传输长度,能大幅度地降低信号间的交叉干扰等等,所有这些都对高频电路的可靠工作有利。有资料显示,同种材料时,四层板要比双面板的噪声低20dB。但是,板层数越高,制造工艺越复杂,成本越高.
(2)高速电路器件管脚间的引线弯折越少越好。高频电路布线的引线最好采用全直线,需要转折,可用45度折线或圆弧转折,这种要求在低频电路中仅仅用于提高铜箔的固着强度,而在高频电路中,满足这一要求却可以减少高频信号对外的发射和相互间的耦合。用Protel布线时可在以下两处预先设置,一是在“Options”菜单的“Track Mode”子菜单中预约以 45／90 Line或 90 Arc／Line方式布线,二是在“Auto”菜单的“Setup Autorouter…”项所打开的Routing Passes”对话框中选定“Add Arcs”,以便自动布线结束时使转角圆弧化.
(3)高频电路器件管脚间的引线越短越好。Protel满足布线最短化的最有效手段是在自动布线前对个别重点的高速网络进行“布线”预约。首先,打开“Netlst”菜单的“Edit Net”子菜单,会出现一个“Change Net”对话框,把此对话框中的“OptimizeMethod（布线优化模式）”选为“Shortest（最短化）”Rp可。其次,从整体考虑,元件布局时用“Auto”中Placement Tools－Shove’和“Auto”中的“Density(密度检查)”来对比调整,使元件排列紧凑,并配合“Netlist”菜单中的“Length”功能和“Info”菜单中的Lengthof selection”功能,对所选定的需最短化的重点网络进行布线长度测量.
(4)高频电路器件管脚间的引线层间交替越少越好。所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔（Via）越少越好,据测,一个过孔可带来约0.5 pF的分布电容,减少过孔数能显著提高速度。Protel软件专门提供了这一功能,它在 Auto菜单的Setup Autorouter…”项所打开的Routing Passes”对话框中,有一个“Advanced”栏目,把其中的“Smoothing”设为接通即可.
(5)高频电路布线要注意信号线近距离平行走线所引入的“交叉干扰”,若无法避免平行分布,可在平行信号线的反面布置大面积“地”来大幅度减少干扰。同一层内的平行走线几乎无法避免,但是在相邻的两个层,走线的方向务必取为相互垂直,这在Protel中不难办到但却容易忽视。在“Auto”菜单的“Setup Autorouter…项所打开的Routing Lagers对话框中允许对每一层的走线方向进行预定,供预选的方向有三种：“Horizontal、Vertical和 No Prefer－ence”,不少用户习惯选用“No Preference（无特定取向）”,认为这样布通率高,但是,在高频电路布线中最好在相邻层分别取水平和竖直布线交替进行。同一层内的平行走线无法避免,但可以在印板反面大面积敷设地线来降低干扰（这是针对常用的双面板而言,多层板可利用中间的电源层来实现这一功能）,Protel软件过去只提供了简单的“Fill”功能来应付这种需求,现在Windows下的Protel除此之外还在“Edit”菜单的“Place”选项中提供了更强大的放置“Polygon Plane”的功能,即：多边形栅格（条）铜箔面,如果在放置它时就把多边形取为整个印板的一个面,并把此栅格（条）与电路的GND网络连通,那么,该功能将能实现整块电路板的某一面的“铺铜”操作,经过“铺铜”的电路板除能提高刚才所讲的高频抗干扰能力外,还对散热、印板强度等有很大好处,另外,在电路板金属机箱上的固定处若加上镀锡栅条,不仅可以提高固定强度,保障接触良好,更可利用金属机箱构成合适的公共线。在软件菜单中打开此功能后可见到一个“Place Polygon Plane对话框,它会问你是否要把所放置的多边形栅格（条）与网络接通（connect net）,若接通该项,退出对话框时将提示你给出欲接通的网络名,给定接通GND网络将能起到屏蔽层的作用。同时还会问你“铺铜”的图案是用水平条（horizonta）、竖直条（vertica）还是栅格（两者都选即可）。选用栅格将会有较好的屏蔽效果,同时,栅格网的尺寸（习惯称作为“目”）确定依据所要重点屏蔽的干扰频率而定.
(6)对特别重要的信号线或局部单元实施地线包围的措施。该措施在Protel软件中也能自动实现,它就是“Edit”菜单的“Place”下的“Outline Select－ed Items”,即：绘制所选对象的外轮廓线。利用此功能,可以自动地对所选定的重要信号线进行所谓的“包地”处理,当然,把此功能用于时钟等单元局部进行包地处理对高速系统也将非常有益.
(7)各类信号走线不能形成环路,地线也不能形成电流环路。Protel自动布线的走线原则除了前面所讲的最短化原则外,还有基于X方向、基于Y方向和菊花状（daisy）走线方式,采用菊花状走线能有效避免布线时形成环路。具体可打开‘Netlist”菜单的“Edit Net”子菜单,出现一个“Change Net”对话框,把此对话框中的“Optimize Method（布线优化模式）”选为“Daisy Chain”即可
(8)每个集成电路块的附近应设置一个高频退耦电容。由于Protel软件在自动放置元件时并不考虑退耦电容与被退耦的集成电路间的位置关系,任由软件放置,使两者相距太远,退耦效果大打折扣,这时必须用手工移动元件（“ Edit”、“ Move”“component”）的办法事先干预两者位置,使之靠近.
(9)模拟地线、数字地线等接往公共地线时要用高频扼流环节。在实际装配高频扼流环节时用的往往是中心孔穿有导线的高频铁氧体磁珠,在电路原理图上对它一般不予表达,由此形成的网络表（netlist）就不包含这类元件,布线时就会因此而忽略它的存在。针对此现实,可在原理图中把它当作电感,在PCB元件库中单独为它定义一个元件封装,布线前把它手工移动到靠近公共地线汇合点的合适位置上
(1)高频电路往往集成度较高,布线密度大,采用多层板既是布线所必须的,也是降低干扰的有效手段。
合理选择层数能大幅度降低印板尺寸,能充分利用中间层来设置屏蔽,能更好地实现就近接地,能有效地降低寄生电感,能有效缩短信号的传输长度,能大幅度地降低信号间的交叉干扰等等,所有这些都对高频电路的可靠工作有利。有资料显示,同种材料时,四层板要比双面板的噪声低20dB。但是,板层数越高,制造工艺越复杂,成本越高.
(2)高速电路器件管脚间的引线弯折越少越好。高频电路布线的引线最好采用全直线,需要转折,可用45度折线或圆弧转折,这种要求在低频电路中仅仅用于提高铜箔的固着强度,而在高频电路中,满足这一要求却可以减少高频信号对外的发射和相互间的耦合。用Protel布线时可在以下两处预先设置,一是在“Options”菜单的“Track Mode”子菜单中预约以 45／90 Line或 90 Arc／Line方式布线,二是在“Auto”菜单的“Setup Autorouter…”项所打开的Routing Passes”对话框中选定“Add Arcs”,以便自动布线结束时使转角圆弧化.
(3)高频电路器件管脚间的引线越短越好。Protel满足布线最短化的最有效手段是在自动布线前对个别重点的高速网络进行“布线”预约。首先,打开“Netlst”菜单的“Edit Net”子菜单,会出现一个“Change Net”对话框,把此对话框中的“OptimizeMethod（布线优化模式）”选为“Shortest（最短化）”Rp可。其次,从整体考虑,元件布局时用“Auto”中Placement Tools－Shove’和“Auto”中的“Density(密度检查)”来对比调整,使元件排列紧凑,并配合“Netlist”菜单中的“Length”功能和“Info”菜单中的Lengthof selection”功能,对所选定的需最短化的重点网络进行布线长度测量.
(4)高频电路器件管脚间的引线层间交替越少越好。所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔（Via）越少越好,据测,一个过孔可带来约0.5 pF的分布电容,减少过孔数能显著提高速度。Protel软件专门提供了这一功能,它在 Auto菜单的Setup Autorouter…”项所打开的Routing Passes”对话框中,有一个“Advanced”栏目,把其中的“Smoothing”设为接通即可.
(5)高频电路布线要注意信号线近距离平行走线所引入的“交叉干扰”,若无法避免平行分布,可在平行信号线的反面布置大面积“地”来大幅度减少干扰。同一层内的平行走线几乎无法避免,但是在相邻的两个层,走线的方向务必取为相互垂直,这在Protel中不难办到但却容易忽视。在“Auto”菜单的“Setup Autorouter…项所打开的Routing Lagers对话框中允许对每一层的走线方向进行预定,供预选的方向有三种：“Horizontal、Vertical和 No Prefer－ence”,不少用户习惯选用“No Preference（无特定取向）”,认为这样布通率高,但是,在高频电路布线中最好在相邻层分别取水平和竖直布线交替进行。同一层内的平行走线无法避免,但可以在印板反面大面积敷设地线来降低干扰（这是针对常用的双面板而言,多层板可利用中间的电源层来实现这一功能）,Protel软件过去只提供了简单的“Fill”功能来应付这种需求,现在Windows下的Protel除此之外还在“Edit”菜单的“Place”选项中提供了更强大的放置“Polygon Plane”的功能,即：多边形栅格（条）铜箔面,如果在放置它时就把多边形取为整个印板的一个面,并把此栅格（条）与电路的GND网络连通,那么,该功能将能实现整块电路板的某一面的“铺铜”操作,经过“铺铜”的电路板除能提高刚才所讲的高频抗干扰能力外,还对散热、印板强度等有很大好处,另外,在电路板金属机箱上的固定处若加上镀锡栅条,不仅可以提高固定强度,保障接触良好,更可利用金属机箱构成合适的公共线。在软件菜单中打开此功能后可见到一个“Place Polygon Plane对话框,它会问你是否要把所放置的多边形栅格（条）与网络接通（connect net）,若接通该项,退出对话框时将提示你给出欲接通的网络名,给定接通GND网络将能起到屏蔽层的作用。同时还会问你“铺铜”的图案是用水平条（horizonta）、竖直条（vertica）还是栅格（两者都选即可）。选用栅格将会有较好的屏蔽效果,同时,栅格网的尺寸（习惯称作为“目”）确定依据所要重点屏蔽的干扰频率而定.
(6)对特别重要的信号线或局部单元实施地线包围的措施。该措施在Protel软件中也能自动实现,它就是“Edit”菜单的“Place”下的“Outline Select－ed Items”,即：绘制所选对象的外轮廓线。利用此功能,可以自动地对所选定的重要信号线进行所谓的“包地”处理,当然,把此功能用于时钟等单元局部进行包地处理对高速系统也将非常有益.
(7)各类信号走线不能形成环路,地线也不能形成电流环路。Protel自动布线的走线原则除了前面所讲的最短化原则外,还有基于X方向、基于Y方向和菊花状（daisy）走线方式,采用菊花状走线能有效避免布线时形成环路。具体可打开‘Netlist”菜单的“Edit Net”子菜单,出现一个“Change Net”对话框,把此对话框中的“Optimize Method（布线优化模式）”选为“Daisy Chain”即可
(8)每个集成电路块的附近应设置一个高频退耦电容。由于Protel软件在自动放置元件时并不考虑退耦电容与被退耦的集成电路间的位置关系,任由软件放置,使两者相距太远,退耦效果大打折扣,这时必须用手工移动元件（“ Edit”、“ Move”“component”）的办法事先干预两者位置,使之靠近.
(9)模拟地线、数字地线等接往公共地线时要用高频扼流环节。在实际装配高频扼流环节时用的往往是中心孔穿有导线的高频铁氧体磁珠,在电路原理图上对它一般不予表达,由此形成的网络表（netlist）就不包含这类元件,布线时就会因此而忽略它的存在。针对此现实,可在原理图中把它当作电感,在PCB元件库中单独为它定义一个元件封装,布线前把它手工移动到靠近公共地线汇合点的合适位置上
LBSALE[10]LBSALE
今天刚到这里注册，看到不少弟兄的帖子，感觉没有对PCB有一个系统的、合理的设计流程。就随便写点，请高手指教。
一般PCB基本设计流程如下：前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC检查和结构检查->制版。
第一：前期准备。这包括准备元件库和原理图。“工欲善其事，必先利其器”，要做出一块好的板子，除了要设计好原理之外，还要画得好。在进行PCB设计之前，首先要准备好原理图SCH的元件库和PCB的元件库。元件库可以用peotel 自带的库，但一般情况下很难找到合适的，最好是自己根据所选器件的标准尺寸资料自己做元件库。原则上先做PCB的元件库，再做SCH的元件库。PCB的元件库要求较高，它直接影响板子的安装；SCH的元件库要求相对比较松，只要注意定义好管脚属性和与PCB元件的对应关系就行。PS：注意标准库中的隐藏管脚。之后就是原理图的设计，做好后就准备开始做PCB设计了。
第二：PCB结构设计。这一步根据已经确定的电路板尺寸和各项机械定位，在PCB 设计环境下绘制PCB板面，并按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等。并充分考虑和确定布线区域和非布线区域（如螺丝孔周围多大范围属于非布线区域）。
第三：PCB布局。布局说白了就是在板子上放器件。这时如果前面讲到的准备工作都做好的话，就可以在原理图上生成网络表（Design-> Create Netlist），之后在PCB图上导入网络表（Design->Load Nets）。就看见器件哗啦啦的全堆上去了，各管脚之间还有飞线提示连接。然后就可以对器件布局了。一般布局按如下原则进行：
①． 按电气性能合理分区，一般分为：数字电路区(即怕干扰、又产生干扰)、模拟电路区(怕干扰)、功率驱动区（干扰源）；
②． 完成同一功能的电路，应尽量靠近放置，并调整各元器件以保证连线最为简洁；同时，调整各功能块间的相对位置使功能块间的连线最简洁；
③． 对于质量大的元器件应考虑安装位置和安装强度；发热元件应与温度敏感元件分开放置，必要时还应考虑热对流措施；
④． I/O驱动器件尽量靠近印刷板的边、靠近引出接插件；
⑤． 时钟产生器（如：晶振或钟振）要尽量靠近用到该时钟的器件；
⑥． 在每个集成电路的电源输入脚和地之间，需加一个去耦电容（一般采用高频性能好的独石电容）；电路板空间较密时，也可在几个集成电路周围加一个钽电容。
⑦． 继电器线圈处要加放电二极管（1N4148即可）；
⑧． 布局要求要均衡，疏密有序，不能头重脚轻或一头沉
——需要特别注意，在放置元器件时，一定要考虑元器件的实际尺寸大小（所占面积和高度）、元器件之间的相对位置，以保证电路板的电气性能和生产安装的可行性和便利性同时，应该在保证上面原则能够体现的前提下，适当修改器件的摆放，使之整齐美观，如同样的器件要摆放整齐、方向一致，不能摆得“错落有致” 。
这个步骤关系到板子整体形象和下一步布线的难易程度，所以一点要花大力气去考虑。布局时，对不太肯定的地方可以先作初步布线，充分考虑。
第四：布线。布线是整个PCB设计中最重要的工序。这将直接影响着PCB板的性能好坏。在PCB的设计过程中，布线一般有这么三种境界的划分：首先是布通，这时PCB设计时的最基本的要求。如果线路都没布通，搞得到处是飞线，那将是一块不合格的板子，可以说还没入门。其次是电器性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通之后，认真调整布线，使其能达到最佳的电器性能。接着是美观。假如你的布线布通了，也没有什么影响电器性能的地方，但是一眼看过去杂乱无章的，加上五彩缤纷、花花绿绿的，那就算你的电器性能怎么好，在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐划一，不能纵横交错毫无章法。这些都要在保证电器性能和满足其他个别要求的情况下实现，否则就是舍本逐末了。布线时主要按以下原则进行：
①．一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm，最细宽度可达0.05～0.07mm，电源线一般为1.2～2.5mm。对数字电路的 PCB可用宽的地导线组成一个回路, 即构成一个地网来使用（模拟电路的地则不能这样使用）
②． 预先对要求比较严格的线（如高频线）进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
③． 振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零；
④． 尽可能采用45o的折线布线，不可使用90o折线，以减小高频信号的辐射；（要求高的线还要用双弧线）
⑤． 任何信号线都不要形成环路，如不可避免，环路应尽量小；信号线的过孔要尽量少；
⑥． 关键的线尽量短而粗，并在两边加上保护地。
⑦． 通过扁平电缆传送敏感信号和噪声场带信号时，要用“地线-信号-地线”的方式引出。
⑧． 关键信号应预留测试点，以方便生产和维修检测用
⑨．原理图布线完成后，应对布线进行优化；同时，经初步网络检查和DRC检查无误后，对未布线区域进行地线填充，用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。
——PCB布线工艺要求
①． 线
一般情况下，信号线宽为0.3mm(12mil)，电源线宽为0.77mm(30mil)或1.27mm(50mil)；线与线之间和线与焊盘之间的距离大于等于0.33mm(13mil)，实际应用中，条件允许时应考虑加大距离；
布线密度较高时，可考虑（但不建议）采用IC脚间走两根线，线的宽度为0.254mm(10mil)，线间距不小于0.254mm(10mil)。特殊情况下，当器件管脚较密，宽度较窄时，可按适当减小线宽和线间距。
②． 焊盘（PAD）
焊盘（PAD）与过渡孔（VIA）的基本要求是：盘的直径比孔的直径要大于0.6mm；例如，通用插脚式电阻、电容和集成电路等，采用盘/孔尺寸 1.6mm/0.8mm（63mil/32mil），插座、插针和二极管1N4007等，采用1.8mm/1.0mm（71mil/39mil）。实际应用中，应根据实际元件的尺寸来定，有条件时，可适当加大焊盘尺寸；
PCB板上设计的元件安装孔径应比元件管脚的实际尺寸大0.2～0.4mm左右。
③． 过孔（VIA）
一般为1.27mm/0.7mm(50mil/28mil)；
当布线密度较高时，过孔尺寸可适当减小，但不宜过小，可考虑采用1.0mm/0.6mm(40mil/24mil)。
④． 焊盘、线、过孔的间距要求
PAD and VIA ： ≥ 0.3mm（12mil）
PAD and PAD ： ≥ 0.3mm（12mil）
PAD and TRACK ： ≥ 0.3mm（12mil）
TRACK and TRACK ： ≥ 0.3mm（12mil）
密度较高时：
PAD and VIA ： ≥ 0.254mm（10mil）
PAD and PAD ： ≥ 0.254mm（10mil）
PAD and TRACK ： ≥ 0.254mm（10mil）
TRACK and TRACK ： ≥ 0.254mm（10mil）
第五：布线优化和丝印。“没有最好的，只有更好的”！不管你怎么挖空心思的去设计，等你画完之后，再去看一看，还是会觉得很多地方可以修改的。一般设计的经验是：优化布线的时间是初次布线的时间的两倍。感觉没什么地方需要修改之后，就可以铺铜了（Place->polygon Plane）。铺铜一般铺地线（注意模拟地和数字地的分离），多层板时还可能需要铺电源。时对于丝印，要注意不能被器件挡住或被过孔和焊盘去掉。同时，设计时正视元件面，底层的字应做镜像处理，以免混淆层面。
第六：网络和DRC检查和结构检查。首先，在确定电路原理图设计无误的前提下，将所生成的PCB网络文件与原理图网络文件进行物理连接关系的网络检查（NETCHECK），并根据输出文件结果及时对设计进行修正，以保证布线连接关系的正确性；
网络检查正确通过后，对PCB设计进行DRC检查，并根据输出文件结果及时对设计进行修正，以保证PCB布线的电气性能。最后需进一步对PCB的机械安装结构进行检查和确认。
第七：制版。在此之前，最好还要有一个审核的过程。
PCB设计是一个考心思的工作，谁的心思密，经验高，设计出来的板子就好。所以设计时要极其细心，充分考虑各方面的因数（比如说便于维修和检查这一项很多人就不去考虑），精益求精，就一定能设计出一个好板子。
今天刚到这里注册，看到不少弟兄的帖子，感觉没有对PCB有一个系统的、合理的设计流程。就随便写点，请高手指教。
一般PCB基本设计流程如下：前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC检查和结构检查->制版。
第一：前期准备。这包括准备元件库和原理图。“工欲善其事，必先利其器”，要做出一块好的板子，除了要设计好原理之外，还要画得好。在进行PCB设计之前，首先要准备好原理图SCH的元件库和PCB的元件库。元件库可以用peotel 自带的库，但一般情况下很难找到合适的，最好是自己根据所选器件的标准尺寸资料自己做元件库。原则上先做PCB的元件库，再做SCH的元件库。PCB的元件库要求较高，它直接影响板子的安装；SCH的元件库要求相对比较松，只要注意定义好管脚属性和与PCB元件的对应关系就行。PS：注意标准库中的隐藏管脚。之后就是原理图的设计，做好后就准备开始做PCB设计了。
第二：PCB结构设计。这一步根据已经确定的电路板尺寸和各项机械定位，在PCB 设计环境下绘制PCB板面，并按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等。并充分考虑和确定布线区域和非布线区域（如螺丝孔周围多大范围属于非布线区域）。
第三：PCB布局。布局说白了就是在板子上放器件。这时如果前面讲到的准备工作都做好的话，就可以在原理图上生成网络表（Design-> Create Netlist），之后在PCB图上导入网络表（Design->Load Nets）。就看见器件哗啦啦的全堆上去了，各管脚之间还有飞线提示连接。然后就可以对器件布局了。一般布局按如下原则进行：
①． 按电气性能合理分区，一般分为：数字电路区(即怕干扰、又产生干扰)、模拟电路区(怕干扰)、功率驱动区（干扰源）；
②． 完成同一功能的电路，应尽量靠近放置，并调整各元器件以保证连线最为简洁；同时，调整各功能块间的相对位置使功能块间的连线最简洁；
③． 对于质量大的元器件应考虑安装位置和安装强度；发热元件应与温度敏感元件分开放置，必要时还应考虑热对流措施；
④． I/O驱动器件尽量靠近印刷板的边、靠近引出接插件；
⑤． 时钟产生器（如：晶振或钟振）要尽量靠近用到该时钟的器件；
⑥． 在每个集成电路的电源输入脚和地之间，需加一个去耦电容（一般采用高频性能好的独石电容）；电路板空间较密时，也可在几个集成电路周围加一个钽电容。
⑦． 继电器线圈处要加放电二极管（1N4148即可）；
⑧． 布局要求要均衡，疏密有序，不能头重脚轻或一头沉
——需要特别注意，在放置元器件时，一定要考虑元器件的实际尺寸大小（所占面积和高度）、元器件之间的相对位置，以保证电路板的电气性能和生产安装的可行性和便利性同时，应该在保证上面原则能够体现的前提下，适当修改器件的摆放，使之整齐美观，如同样的器件要摆放整齐、方向一致，不能摆得“错落有致” 。
这个步骤关系到板子整体形象和下一步布线的难易程度，所以一点要花大力气去考虑。布局时，对不太肯定的地方可以先作初步布线，充分考虑。
第四：布线。布线是整个PCB设计中最重要的工序。这将直接影响着PCB板的性能好坏。在PCB的设计过程中，布线一般有这么三种境界的划分：首先是布通，这时PCB设计时的最基本的要求。如果线路都没布通，搞得到处是飞线，那将是一块不合格的板子，可以说还没入门。其次是电器性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通之后，认真调整布线，使其能达到最佳的电器性能。接着是美观。假如你的布线布通了，也没有什么影响电器性能的地方，但是一眼看过去杂乱无章的，加上五彩缤纷、花花绿绿的，那就算你的电器性能怎么好，在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐划一，不能纵横交错毫无章法。这些都要在保证电器性能和满足其他个别要求的情况下实现，否则就是舍本逐末了。布线时主要按以下原则进行：
①．一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm，最细宽度可达0.05～0.07mm，电源线一般为1.2～2.5mm。对数字电路的 PCB可用宽的地导线组成一个回路, 即构成一个地网来使用（模拟电路的地则不能这样使用）
②． 预先对要求比较严格的线（如高频线）进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
③． 振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零；
④． 尽可能采用45o的折线布线，不可使用90o折线，以减小高频信号的辐射；（要求高的线还要用双弧线）
⑤． 任何信号线都不要形成环路，如不可避免，环路应尽量小；信号线的过孔要尽量少；
⑥． 关键的线尽量短而粗，并在两边加上保护地。
⑦． 通过扁平电缆传送敏感信号和噪声场带信号时，要用“地线-信号-地线”的方式引出。
⑧． 关键信号应预留测试点，以方便生产和维修检测用
⑨．原理图布线完成后，应对布线进行优化；同时，经初步网络检查和DRC检查无误后，对未布线区域进行地线填充，用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。
——PCB布线工艺要求
①． 线
一般情况下，信号线宽为0.3mm(12mil)，电源线宽为0.77mm(30mil)或1.27mm(50mil)；线与线之间和线与焊盘之间的距离大于等于0.33mm(13mil)，实际应用中，条件允许时应考虑加大距离；
布线密度较高时，可考虑（但不建议）采用IC脚间走两根线，线的宽度为0.254mm(10mil)，线间距不小于0.254mm(10mil)。特殊情况下，当器件管脚较密，宽度较窄时，可按适当减小线宽和线间距。
②． 焊盘（PAD）
焊盘（PAD）与过渡孔（VIA）的基本要求是：盘的直径比孔的直径要大于0.6mm；例如，通用插脚式电阻、电容和集成电路等，采用盘/孔尺寸 1.6mm/0.8mm（63mil/32mil），插座、插针和二极管1N4007等，采用1.8mm/1.0mm（71mil/39mil）。实际应用中，应根据实际元件的尺寸来定，有条件时，可适当加大焊盘尺寸；
PCB板上设计的元件安装孔径应比元件管脚的实际尺寸大0.2～0.4mm左右。
③． 过孔（VIA）
一般为1.27mm/0.7mm(50mil/28mil)；
当布线密度较高时，过孔尺寸可适当减小，但不宜过小，可考虑采用1.0mm/0.6mm(40mil/24mil)。
④． 焊盘、线、过孔的间距要求
PAD and VIA ： ≥ 0.3mm（12mil）
PAD and PAD ： ≥ 0.3mm（12mil）
PAD and TRACK ： ≥ 0.3mm（12mil）
TRACK and TRACK ： ≥ 0.3mm（12mil）
密度较高时：
PAD and VIA ： ≥ 0.254mm（10mil）
PAD and PAD ： ≥ 0.254mm（10mil）
PAD and TRACK ： ≥ 0.254mm（10mil）
TRACK and TRACK ： ≥ 0.254mm（10mil）
第五：布线优化和丝印。“没有最好的，只有更好的”！不管你怎么挖空心思的去设计，等你画完之后，再去看一看，还是会觉得很多地方可以修改的。一般设计的经验是：优化布线的时间是初次布线的时间的两倍。感觉没什么地方需要修改之后，就可以铺铜了（Place->polygon Plane）。铺铜一般铺地线（注意模拟地和数字地的分离），多层板时还可能需要铺电源。时对于丝印，要注意不能被器件挡住或被过孔和焊盘去掉。同时，设计时正视元件面，底层的字应做镜像处理，以免混淆层面。
第六：网络和DRC检查和结构检查。首先，在确定电路原理图设计无误的前提下，将所生成的PCB网络文件与原理图网络文件进行物理连接关系的网络检查（NETCHECK），并根据输出文件结果及时对设计进行修正，以保证布线连接关系的正确性；
网络检查正确通过后，对PCB设计进行DRC检查，并根据输出文件结果及时对设计进行修正，以保证PCB布线的电气性能。最后需进一步对PCB的机械安装结构进行检查和确认。
第七：制版。在此之前，最好还要有一个审核的过程。
PCB设计是一个考心思的工作，谁的心思密，经验高，设计出来的板子就好。所以设计时要极其细心，充分考虑各方面的因数（比如说便于维修和检查这一项很多人就不去考虑），精益求精，就一定能设计出一个好板子。
如果信号的频率超过了300MHz (在数字电路中)和100MHz (在模拟电路中) ，就被认为是高频信号。在此频率工作时，印制电路板上很短的导线也被看作是传输线。
导线或印制电路板达到以下长度"I" (以米为单位)时，则被看作是传输线式中,fupper 为信号的最高频率( MHz) 。I>3MHz：f
这样的传输线具有一定的阻抗，叫做"波阻抗"。宽导线比窄导线的波阻抗要小，同样，离地较近的导线比离地较远的导线波阻抗小。如果传输线的波阻抗与电源和/或负载的波阻抗不匹配，就会产生反射。反射会引起带宽的减小和脉冲上升时间、下降时间的增加。所以，对于高频脉冲信号电路，一定要准确设计印制电路板，以消除这两种不匹配。
传输线的延迟时间约为5 - 10ns/m ，如果线路不匹配，上升时间就会增加到传输线延迟时间的若干倍。粗略地估算，可能为10 - 100ns/m 或0. 1 - 1. 0ns/cm 。
如果R L « Zo ， 导线呈现电感性;如果 R L » Zo ， 导线呈现电容性。式中， R s 为电源阻抗; R L 为负载阻抗jZ。为传输线的波阻抗。所以，导线阻抗必须和电源阻抗以及负载阻抗相匹配。如果阻抗匹配，在有用的频率范围内，导线几乎不会造成任何明显的振幅衰减。然而，对于较短的导线，阻抗匹配时常很困难，导线或是呈现电容性，或是呈现电感性。此时，印制电路板设计者必须根据电容性或电感性哪个更好而进行选择。
地线和电源线在高频应用中也扮演着重要的角色。这是因为在高频元器件中，从电源线流出的电流会反馈到地，例如尖峰电流。直流电源的电压不能保持连续，这对电路性能会造成极大的影响。所以，作为一个基本规则，电源线必须尽可能的短。
以下是高频电路设计时非常有用的准则:
1)使用一片地或是很大的接地表面作为地线;
2) 使用宽电源线;
3) 地线和电源线彼此应当很近，且平行;
4) 在地与电源之间放置一个去搞电容;
5) 在高速脉冲系统中，由于趋肤效应和电介质损耗会随着导线长度增加而按比例增加，所以导线应当尽可能短;
6) 对于大尺寸的印制电路板，介电质损耗格外重要。因此，使用印制电路板时要注意是否有合适的高频范围;
7) 判定哪一种寄生元件(电容和电感)危害性更大，并以此为依据进行布线;
8) 当寄生电容可能使电路性能变差时，可为其提供一个地线连接(直接接地或通过一个电容接地);
9) 保持所有不匹配的线尽可能短，否则上升时间会增加到1ns/cm。
如何提高抗干扰能力和电磁兼容性？
1、 下面的一些系统要特别注意抗电磁干扰：
(1) 微控制器时钟频率特别高，总线周期特别快的系统。
(2) 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。
(3) 含微弱模拟信号电路以及高精度A/D变换电路的系统。
2、 为增加系统的抗电磁干扰能力采取如下措施：
(1) 选用频率低的微控制器：
选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。
(2) 减小信号传输中的畸变
微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当Tpd＞Tr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。
信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr（标准延迟时间）为3到18ns之间。
在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4~20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。
当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现Td＞Trd的情况，印刷线路板越大系统的速度就越不能太快。
用以下结论归纳印刷线路板设计的一个规则：
信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。
(3) 减小信号线间的交叉干扰：
A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟，Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点，由于AB上信号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td的正脉冲信号。这就是信号间的交叉干扰。干扰信号的强度与C点信号的di/at有关，与线间距离有关。当两信号线不是很长时，AB上看到的实际是两个脉冲的迭加。
CMOS工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100~200mv噪声并不影响其工作。若图中AB线是一模拟信号，这种干扰就变为不能容忍。如印刷线路板为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交叉干扰就会变小。原因是，大面积的地减小了信号线的特性阻抗，信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。若AB线为一模拟信号，要避免数字电路信号线CD对AB的干扰，AB线下方要有大面积的地，AB线到CD线的距离要大于AB线与地距离的2~3倍。可用局部屏蔽地，在有引结的一面引线左右两侧布以地线。
(4) 减小来自电源的噪声
电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。
(5) 注意印刷线板与元器件的高频特性
在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外发射。
印刷线路板的过孔大约引起0.6pf的电容。
一个集成电路本身的封装材料引入2~6pf电容。
一个线路板上的接插件，有520nH的分布电感。一个双列直扦的24引脚集成电路扦座，引入4~18nH的分布电感。
这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的；而对于高速系统必须予以特别注意。
(6) 元件布置要合理分区
元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。
G 处理好接地线
印刷电路板上，电源线和地线最重要。克服电磁干扰，最主要的手段就是接地。
对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。
对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。
(7) 用好去耦电容。
好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。
1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。
每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。
去耦电容值的选取并不严格，可按C=1/f计算；即10MHz取0.1uf，对微控制器构成的系统，取0.1~0.01uf之间都可以。
3、 降低噪声与电磁干扰的一些经验。
(1) 能用低速芯片就不用高速的，高速芯片用在关键地方。
(2) 可用串一个电阻的办法，降低控制电路上下沿跳变速率。
(3) 尽量为继电器等提供某种形式的阻尼。
(4) 使用满足系统要求的最低频率时钟。
(5) 时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地。
(6) 用地线将时钟区圈起来，时钟线尽量短。
(7) I/O驱动电路尽量靠近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
(8) MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。
(9) 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。
(10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
(11) 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。
(12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。
(13) 时钟、总线、片选信号要远离I/O线和接插件。
(14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
(15) 对A/D类器件，数字部分与模拟部分宁可统一下也不要交叉。
(16) 时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。
(17) 元件引脚尽量短，去耦电容引脚尽量短。
(18) 关键的线要尽量粗，并在两边加上保护地。高速线要短要直。
(19) 对噪声敏感的线不要与大电流，高速开关线平行。
(20) 石英晶体下面以及对噪声敏感的器件下面不要走线。
(21) 弱信号电路，低频电路周围不要形成电流环路。
(22) 任何信号都不要形成环路，如不可避免，让环路区尽量小。
(23) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
(24) 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。
导线或印制电路板达到以下长度"I" (以米为单位)时，则被看作是传输线式中,fupper 为信号的最高频率( MHz) 。I>3MHz：f
这样的传输线具有一定的阻抗，叫做"波阻抗"。宽导线比窄导线的波阻抗要小，同样，离地较近的导线比离地较远的导线波阻抗小。如果传输线的波阻抗与电源和/或负载的波阻抗不匹配，就会产生反射。反射会引起带宽的减小和脉冲上升时间、下降时间的增加。所以，对于高频脉冲信号电路，一定要准确设计印制电路板，以消除这两种不匹配。
传输线的延迟时间约为5 - 10ns/m ，如果线路不匹配，上升时间就会增加到传输线延迟时间的若干倍。粗略地估算，可能为10 - 100ns/m 或0. 1 - 1. 0ns/cm 。
如果R L « Zo ， 导线呈现电感性;如果 R L » Zo ， 导线呈现电容性。式中， R s 为电源阻抗; R L 为负载阻抗jZ。为传输线的波阻抗。所以，导线阻抗必须和电源阻抗以及负载阻抗相匹配。如果阻抗匹配，在有用的频率范围内，导线几乎不会造成任何明显的振幅衰减。然而，对于较短的导线，阻抗匹配时常很困难，导线或是呈现电容性，或是呈现电感性。此时，印制电路板设计者必须根据电容性或电感性哪个更好而进行选择。
地线和电源线在高频应用中也扮演着重要的角色。这是因为在高频元器件中，从电源线流出的电流会反馈到地，例如尖峰电流。直流电源的电压不能保持连续，这对电路性能会造成极大的影响。所以，作为一个基本规则，电源线必须尽可能的短。
以下是高频电路设计时非常有用的准则:
1)使用一片地或是很大的接地表面作为地线;
2) 使用宽电源线;
3) 地线和电源线彼此应当很近，且平行;
4) 在地与电源之间放置一个去搞电容;
5) 在高速脉冲系统中，由于趋肤效应和电介质损耗会随着导线长度增加而按比例增加，所以导线应当尽可能短;
6) 对于大尺寸的印制电路板，介电质损耗格外重要。因此，使用印制电路板时要注意是否有合适的高频范围;
7) 判定哪一种寄生元件(电容和电感)危害性更大，并以此为依据进行布线;
8) 当寄生电容可能使电路性能变差时，可为其提供一个地线连接(直接接地或通过一个电容接地);
9) 保持所有不匹配的线尽可能短，否则上升时间会增加到1ns/cm。
如何提高抗干扰能力和电磁兼容性？
1、 下面的一些系统要特别注意抗电磁干扰：
(1) 微控制器时钟频率特别高，总线周期特别快的系统。
(2) 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。
(3) 含微弱模拟信号电路以及高精度A/D变换电路的系统。
2、 为增加系统的抗电磁干扰能力采取如下措施：
(1) 选用频率低的微控制器：
选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。
(2) 减小信号传输中的畸变
微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当Tpd＞Tr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。
信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr（标准延迟时间）为3到18ns之间。
在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4~20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。
当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现Td＞Trd的情况，印刷线路板越大系统的速度就越不能太快。
用以下结论归纳印刷线路板设计的一个规则：
信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。
(3) 减小信号线间的交叉干扰：
A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟，Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点，由于AB上信号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td的正脉冲信号。这就是信号间的交叉干扰。干扰信号的强度与C点信号的di/at有关，与线间距离有关。当两信号线不是很长时，AB上看到的实际是两个脉冲的迭加。
CMOS工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100~200mv噪声并不影响其工作。若图中AB线是一模拟信号，这种干扰就变为不能容忍。如印刷线路板为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交叉干扰就会变小。原因是，大面积的地减小了信号线的特性阻抗，信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。若AB线为一模拟信号，要避免数字电路信号线CD对AB的干扰，AB线下方要有大面积的地，AB线到CD线的距离要大于AB线与地距离的2~3倍。可用局部屏蔽地，在有引结的一面引线左右两侧布以地线。
(4) 减小来自电源的噪声
电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。
(5) 注意印刷线板与元器件的高频特性
在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外发射。
印刷线路板的过孔大约引起0.6pf的电容。
一个集成电路本身的封装材料引入2~6pf电容。
一个线路板上的接插件，有520nH的分布电感。一个双列直扦的24引脚集成电路扦座，引入4~18nH的分布电感。
这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的；而对于高速系统必须予以特别注意。
(6) 元件布置要合理分区
元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。
G 处理好接地线
印刷电路板上，电源线和地线最重要。克服电磁干扰，最主要的手段就是接地。
对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。
对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。
(7) 用好去耦电容。
好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。
1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。
每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。
去耦电容值的选取并不严格，可按C=1/f计算；即10MHz取0.1uf，对微控制器构成的系统，取0.1~0.01uf之间都可以。
3、 降低噪声与电磁干扰的一些经验。
(1) 能用低速芯片就不用高速的，高速芯片用在关键地方。
(2) 可用串一个电阻的办法，降低控制电路上下沿跳变速率。
(3) 尽量为继电器等提供某种形式的阻尼。
(4) 使用满足系统要求的最低频率时钟。
(5) 时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地。
(6) 用地线将时钟区圈起来，时钟线尽量短。
(7) I/O驱动电路尽量靠近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
(8) MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。
(9) 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。
(10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
(11) 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。
(12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。
(13) 时钟、总线、片选信号要远离I/O线和接插件。
(14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
(15) 对A/D类器件，数字部分与模拟部分宁可统一下也不要交叉。
(16) 时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。
(17) 元件引脚尽量短，去耦电容引脚尽量短。
(18) 关键的线要尽量粗，并在两边加上保护地。高速线要短要直。
(19) 对噪声敏感的线不要与大电流，高速开关线平行。
(20) 石英晶体下面以及对噪声敏感的器件下面不要走线。
(21) 弱信号电路，低频电路周围不要形成电流环路。
(22) 任何信号都不要形成环路，如不可避免，让环路区尽量小。
(23) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
(24) 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。
